e. výstupní port lze použít na pravé straně výrazu

f. výsledek simulace a implementace kombinačního procesu s neúplným sensitivity listem bude rozdílný

Vaše odpověď je částečně správná.

Vybrali jste správně 2.

Správné odpovědi jsou: proces s wait příkazem nikdy nelze syntetizovat, výsledek simulace a implementace kombinačního procesu s neúplným sensitivity listem bude rozdílný, kombinační proces nemůže obsahovat podmínku s rising_edge

**Úloha 3**
Částečně správné
Bodů 0,12 / 0,20

Z následujících ukázek syntetizovatelného VHDL kódu vyberte ty, které obsahují alespoň jednu chybu. V ukázkách nehledejte syntaktické chyby (chybějící středníky apod.), ale chyby sémantické, latche a další nedovolené konstrukce pro syntézu.

Vyberte jednu nebo více možností:

```
entity uart_gen is
  port (
    clk  : in  std_logic;
    tx_o : out std_logic := '1' -- '1' is initial output value
  );
end uart_gen;

architecture uart_gen_arch of uart_gen is
  signal tx : std_logic;
begin
  ...
  tx_o <= tx and tx_o;
end architecture uart_gen_arch;
```

```
process(clk)
begin
  if rising_edge(clk) then
    cnt_ena <= not cnt_ena;     -- cnt_ena is signal
  end if;
end process;
```

```
architecture top_arch of top is
begin
  led_o <= (others => '1');  -- default assignment

  led_o (0) <= '1' when sw_i = "11" else
               '0';
end architecture top_arch;
```

```
architecture top_arch of top is
  ...
begin
  led_o <= led_green_i when a_i(0) = '1' else
           led_red_i;
end architecture top_arch;
```

```
process(clk)
begin
  if rising_edge(clk) then
    led_o <= led_green;
  end if;
end process;

process(clk)
begin
  if rising_edge(clk) then
    led_green <= not led_green;
  end if;
end process;
```

```
process(clk, cnt_ena)
begin
  if clk = '1' then
    led_o <= cnt_ena;
  end if;
end process;
```

Vaše odpověď je částečně správná.

Zvolili jste příliš mnoho možností.

Správné odpovědi jsou:

```
architecture top_arch of top is
begin
  led_o <= (others => '1');  -- default assignment

  led_o (0) <= '1' when sw_i = "11" else
               '0';
end architecture top_arch;
```

,

```
process(clk, cnt_ena)
begin
  if clk = '1' then
    led_o <= cnt_ena;
  end if;
end process;
```

,

```
entity uart_gen is
  port (
    clk  : in  std_logic;
    tx_o : out std_logic := '1' -- '1' is initial output value
  );
end uart_gen;

architecture uart_gen_arch of uart_gen is
  signal tx : std_logic;
begin
  ...
  tx_o <= tx and tx_o;
end architecture uart_gen_arch;
```

**Úloha 4**
Správně
Bodů 0,20 / 0,20

Z možností vyberte, které obvody odpovídají popisu ve VHDL (obdobně jako v domácím cvičení).

```
process (clk) is
begin
  if rising_edge(clk) then
    q_s <= not q_s;
  end if;
end process;
```

Vyberte jednu nebo více možností:



















Vaše odpověď je správná.

Správná odpověď je: 


**Úloha 5**
Částečně správné
Bodů 0,13 / 0,20

Vyberte pravdivá tvrzení:

Vyberte jednu nebo více možností:

a. latch může vzniknout při poklesu napájecího napětí

b. latch je velmi nebezpečný, protože na něj návhrový systém Vivado vůbec neupozorní

c. latch umožňuje vznik kombinačních smyček

d. latch lze ve kódu kombinačního procesu (VHDL) odstranit doplněním podmínek pro všechny neošetřené stavy

e. nežádoucí latch vznikne neúplným zápisem podmínek v kombinačním procesu

f. latch je hranou řízený klopný obvod

Vaše odpověď je částečně správná.

Zvolili jste příliš mnoho možností.

Správné odpovědi jsou: nežádoucí latch vznikne neúplným zápisem podmínek v kombinačním procesu, latch umožňuje vznik kombinačních smyček, latch lze ve kódu kombinačního procesu (VHDL) odstranit doplněním podmínek pro všechny neošetřené stavy